台積技術亮點總整理！一次掌握Hybrid bonding、CFET、矽 ...

2024年6月4日 — With those out of the way, the uppermost interconnect levels can connect better to smaller hybrid bonding bond pads, TSMC researchers calculate.

2024年2月9日 — Hybrid bonding is used for the vertical (or 3D) stacking of chips. The distinguishing feature of hybrid bonding is that it is bumpless. It moves ...

2021年6月23日 — Targeted for 10μm pitches and below, hybrid bonding connects dies in packages using tiny copper-to-copper connections, as opposed to bumps. It ...

2023年11月2日 — 台積電預定明年以混合鍵合（hybrid bonding）全新的3D IC先進封裝技術，助攻超微（AMD）新一代MI300伺服器晶片，挑戰輝達（NVIDIA）在AI霸主地位。

2024年4月18日 — The most prominent adoption of hybrid bonding is AMD employing TSMC's 3D SOIC (hybrid bonding) technology for stacking L3 cache die onto a ...

2022年7月20日 — TSMC 則將此技術應用在系統整合晶片(System on Integrated Chip, SoIC) ... Hybrid Bonding 技術逐漸受到國際大廠的重視並列入Roadmap 當中，除了 ...

2024年5月24日 — 張曉強指出，台積電目前Hybrid Bonding 的鍵合間距（Bond pitch）密度目前可做到6 微米，未來可到2~3 微米；同時推進微凸塊（Micron Bump）技術，目前在30 ...

With the innovative bonding scheme, SoIC technology enables the strong bonding pitch scalability for chip I/O to realize a high density die-to-die interconnects ...

2024年5月8日 — 從台積電最新北美技術論壇特別強調的技術，近一半篇幅與先進封裝有關，加上無論台積電、英特爾、三星甚至韓國政府，都計劃傾國家之力發展先進封裝， ...